香当网

0]和B[7..0]，运算模式由S[3..0]的16种组合决定，而S[3..0]的值由4位2进制计数器LPM_COUNTER产生，计数时钟是Sclk（图2-1）；此外，设M=0，选择算术运算，M=1为逻辑运算，CN为低位的进位位；F[7

---------------------------------9 4. 1、一百进制分计数器和六十秒计数器的设计-- -----------------9 4.2、分调时电路-----------

　　1）绘制交通灯控制系统框图，确定设计方案。 　　2）了解电路所需芯片的功能、参数和工作原理。 　　3）采用软件完成编译、仿真、下载。 　　4）完成交通灯控制系统的硬件设计方案。 　　5）调试并实现交通灯控制系统的功能。 　　2

正确答案：与或 题目11：在电路仿真软件中，可搭接如图4-2所示的由中规模计数器74161构成的计数器电路。设计数器的初态为0，即QDQCQBQA=0000。 图4-2 1.（1）该计数器的状态图为（）； 正确答案：

异或 D.同或 在电路仿真软件中，可搭接如图4-2所示的由中规模计数器74161构成的计数器电路。设计数器的初态为0，即QDQCQBQA=0000。 图4-2 17.（1）该计数器的状态图为（）； A.

下列器件中，（）属于组合逻辑电路。 正确答案：编码器和数据选择器 6.某二进制计数器的计数长度为16，利用置数功能，可将其设置成长度（）的其他进制计数器。 正确答案：小于16 7.（）能用于脉冲整形的电路。 正确答案：施密特触发器

作为系统时钟复位，复位后全部显示00—00—00。 三．基于Verilog HDL语言的电路设计、仿真与综合 （一）顶层模块 本程序采用结构化设计方法，将其分为彼此独立又有一定联系的三个模块，如图1所示：

HDL设计乐曲演奏电路，系统实现是用硬件描述语言Verilog HDL按分频控制的方式进行设计，然后进行编程、时序仿真、电路功能验证，奏出美妙的乐曲。 2) 通过控制输出到扬声器的激励信号频率的高低和持续的时间，从而

要 1 1.设计任务与要求 1 2.系统硬件设计 2 3.系统软件设计 5 4. Proteus软件仿真 6 5.设计心得 7 6.参考文献 7 附录 8 交通灯控制系统设计 摘 要 自从1858年英国

进行编程。 5、课程设计仪器 集成电路芯片STC89C52，八段数码管，MCS-51系列单片机微机仿真课程系统中的软件（keil uvision2）。 目 录 摘要 ……………………………………………………………………………2

已有的加法计数器改成60*60*24进制加法计数器就行了，整个计数器分三个模块，每个模块有两个十进制计数器组成。 74160真值表 二 模块介绍 模块一：模块一为秒模块，有一个十进制计数器和一个由十进

选择一项： A. 计数器和定时器 B. 加法器和计数器 C. 编码器和数据选择器  D. 译码器和寄存器 6某二进制计数器的计数长度为16，利用置数功能，可将其设置成长度（B）的其他进制计数器。 选择一项：

下列器件中，（）属于组合逻辑电路。 A.加法器和计数器 B.编码器和数据选择器 C.译码器和寄存器 D.计数器和定时器 6.某二进制计数器的计数长度为16，利用置数功能，可将其设置成长度（）的其他进制计数器。 A.大于16 B.等于16

下列器件中，（）属于组合逻辑电路。 A.加法器和计数器 B.编码器和数据选择器 C.译码器和寄存器 D.计数器和定时器 6.某二进制计数器的计数长度为16，利用置数功能，可将其设置成长度（）的其他进制计数器。 A.大于16 B.等于16

2、深入学习Verilog HDL，了解其编程环境； 3、学会运用Modelsim和Quartus II等编程仿真软件； 4、将硬件语言编程与硬件实物功能演示相结合，加深理解Verilog HDL的学习； 二、研究方法及手段应用

下列器件中，（）属于组合逻辑电路。 正确答案：编码器和数据选择器 6.某二进制计数器的计数长度为16，利用置数功能，可将其设置成长度（）的其他进制计数器。 正确答案：小于16 7.（）能用于脉冲整形的电路。 正确答案：施密特触发器

下列器件中，（）属于组合逻辑电路。 正确答案：编码器和数据选择器 6.某二进制计数器的计数长度为16，利用置数功能，可将其设置成长度（）的其他进制计数器。 正确答案：小于16 7.（）能用于脉冲整形的电路。 正确答案：施密特触发器

__→ → 适 配 → 编 程 下 载 → 硬 件 测 试 。 正 确 的 是( B )。 ①功能仿真 ②时序仿真 ③逻辑综合 ④配置 ⑤分配管脚 A．③① B．①⑤ C．④⑤ D．④② 9. 下列标识符中，

(c)计数、译码、驱动电路 （3）说明电路工作原理; 四位数字式频率计是由一个CD4017（包含一个计数器和一个译码器）组成逻辑电路，一个555组成时基电路，一个9014形成放大电路，四个CD40110（

2、使用Verilog HDL语言编写程序； 3、使用Modesim6.0和 Quartus II软件进行仿真。 4、在硬件上完成实验效果的调试和演示。 三、课程设计预期效果 1、熟练掌握Verilog HDL语言；