第二章 编程逻辑器件PLD
21 编程逻辑器件设计语言ABEL简介
开发PLD系统时应语言逻辑图描述该PLD功通编译连接适配产生芯片进行编程目标文件〔该文件般采熔丝图格式标准JED文件〕然载芯片中
常编程逻辑器件设计语言ABELHDL〔ABEL硬件描述语言〕DATA IO开发种编程逻辑器件设计语言支持绝数编程逻辑器件
211 ABELHDL语言根语法
ABELHDL进行逻辑设计时描述逻辑功源文件必须符合ABELHDL语言语法规定ASCII码文件
ABELHDL源文件种语句组成语句ABELHDL语言根符号构成符号必须满足定格式正确描述逻辑功语句行长150字符
源文件语句中标识符关键字数字间必须空格便分隔开标识符列表中标识符逗号分隔表达式中标识符数字操作符括号分隔空格点号夹标识符关键字数字间写写写混合写关键字作关键字写写写混合写标识符作标识符
〔1〕ASCII字符
ABELHDL语言中数字0～9字母A～Za～z空格特殊符号：
@ # + & * ( ) [ ] ＇＂ < > ＾
(2) 标识符
标识符合法ASCII字符定义名字作标识器件脚节点集合输入输出信号常量宏变量标识符必须符合面规定：
① 标识符长度超31字符
② 标识符必须字母划线开始
③ 标识符局部字母数字划线
④ 标识符中包含空格
⑤ 关键字外标识符字母写敏感
〔3〕常量
ABELHDL语言中常量赋值语句真值表测试量表达数值常量非数值常量
〔4〕块
块包含括号中文宏指令括号中文行行块嵌套
〔5〕注释
双引号开始双引号行结束符号结束
〔6〕运算符号
运算符号见表21
表21
逻辑运算
(非)&〔〕#〔〕〔异〕〔〕
算术运算
+*〔取模〕<< (左移)>>〔右移〕
关系运算
>><<
赋值运算
212 ABELHDL语言根结构
ABELHDL语言源文件相互独立模块组成模块包含完整逻辑描述源文件中模块ABELHDL软件时处理
ABELHDL语言源文件举例文件名F456ABL模块名M456标题名T456
标头段
MODULE M456
TITLE ＇T456＇
定义段
IAB10 PIN 45
IAB9 PIN 44
IAB8 PIN 43
IAB7 PIN 42
IAB6 PIN 41
逻辑描述段
EQUATIONS
IAB7IAB9&IAB8
IAB6IAB9IAB8
结束段
END
22 ISP Synario System简介
ISP Synario System集成环境ABELHDL语言编辑编译产生JED文件软件文件组织方法：首先建立工程文件〔扩展名SYN〕然工程文件中建立逻辑功描述源文件〔扩展名ABL〕源文件中包含模块面步骤中建立工程文件〔456SYN〕中包含逻辑功描述源文件〔F456ABL〕源文件F456ABL中包含模块〔M456〕编译产生扩展名JED文件456JED工程文件名相步骤：
该软件前① PLD板串口线接微机串口般COM1② PLD板四插座FDCES实验仪应四扁电缆正确连接③ PLD板口线接微机口 ④ FDCES实验仪SWUSER开关拨SW位置 ⑤ FDCES实验仪KALKAHKBLKBHKCLKCH开关分拨右左左位置KRLKRH开关拨面〞位置 ⑥翻开FDCES实验仪电源
1． 找桌面图标ISP Synario双击启动见图21
图21
2． File→New Project出现图22选择文件夹输入工程名创立新工程
图22
3．图23中双击Virtual Device选择编程芯片
图23
4．选择ISP Synario Device list面列表中选择ispLSI 209680 TQFP128
图24
5．Source→New创立ABEL源文件图25中选择第二项建立ABEL模块
图25
6．输入模块名文件名标题
图26
7．输入保存文件见图27
图27
8．图27选择单击Start钮源文件进行编译产生JED文件图29正编译
图28
图29
9．图210编译完成窗口号表示错误扭Log编译结果见图211
图210
图211
23 载软件简介
编译生成扩展名JED文件载实验板〔PLD板〕2096ALATTICE公司提供载软件面载步骤
1．首先PLD板口线接微机口然找桌面图标WDOWNLD启动该软件出现图212窗口
图212
2．选择File→New→Option→ISP Chain Interface→Please select the default→2096A见图213
图213
3．单击确定出现窗口图214
图214
4．选择Browse找载JED文件单击常工具栏载图标〔左数第8〕
文档香网(httpswwwxiangdangnet)户传
《香当网》用户分享的内容，不代表《香当网》观点或立场，请自行判断内容的真实性和可靠性！
该内容是文档的文本内容，更好的格式请下载文档
21 编程逻辑器件设计语言ABEL简介
开发PLD系统时应语言逻辑图描述该PLD功通编译连接适配产生芯片进行编程目标文件〔该文件般采熔丝图格式标准JED文件〕然载芯片中
常编程逻辑器件设计语言ABELHDL〔ABEL硬件描述语言〕DATA IO开发种编程逻辑器件设计语言支持绝数编程逻辑器件
211 ABELHDL语言根语法
ABELHDL进行逻辑设计时描述逻辑功源文件必须符合ABELHDL语言语法规定ASCII码文件
ABELHDL源文件种语句组成语句ABELHDL语言根符号构成符号必须满足定格式正确描述逻辑功语句行长150字符
源文件语句中标识符关键字数字间必须空格便分隔开标识符列表中标识符逗号分隔表达式中标识符数字操作符括号分隔空格点号夹标识符关键字数字间写写写混合写关键字作关键字写写写混合写标识符作标识符
〔1〕ASCII字符
ABELHDL语言中数字0～9字母A～Za～z空格特殊符号：
@ # + & * ( ) [ ] ＇＂ < > ＾
(2) 标识符
标识符合法ASCII字符定义名字作标识器件脚节点集合输入输出信号常量宏变量标识符必须符合面规定：
① 标识符长度超31字符
② 标识符必须字母划线开始
③ 标识符局部字母数字划线
④ 标识符中包含空格
⑤ 关键字外标识符字母写敏感
〔3〕常量
ABELHDL语言中常量赋值语句真值表测试量表达数值常量非数值常量
〔4〕块
块包含括号中文宏指令括号中文行行块嵌套
〔5〕注释
双引号开始双引号行结束符号结束
〔6〕运算符号
运算符号见表21
表21
逻辑运算
(非)&〔〕#〔〕〔异〕〔〕
算术运算
+*〔取模〕<< (左移)>>〔右移〕
关系运算
>><<
赋值运算
212 ABELHDL语言根结构
ABELHDL语言源文件相互独立模块组成模块包含完整逻辑描述源文件中模块ABELHDL软件时处理
ABELHDL语言源文件举例文件名F456ABL模块名M456标题名T456
标头段
MODULE M456
TITLE ＇T456＇
定义段
IAB10 PIN 45
IAB9 PIN 44
IAB8 PIN 43
IAB7 PIN 42
IAB6 PIN 41
逻辑描述段
EQUATIONS
IAB7IAB9&IAB8
IAB6IAB9IAB8
结束段
END
22 ISP Synario System简介
ISP Synario System集成环境ABELHDL语言编辑编译产生JED文件软件文件组织方法：首先建立工程文件〔扩展名SYN〕然工程文件中建立逻辑功描述源文件〔扩展名ABL〕源文件中包含模块面步骤中建立工程文件〔456SYN〕中包含逻辑功描述源文件〔F456ABL〕源文件F456ABL中包含模块〔M456〕编译产生扩展名JED文件456JED工程文件名相步骤：
该软件前① PLD板串口线接微机串口般COM1② PLD板四插座FDCES实验仪应四扁电缆正确连接③ PLD板口线接微机口 ④ FDCES实验仪SWUSER开关拨SW位置 ⑤ FDCES实验仪KALKAHKBLKBHKCLKCH开关分拨右左左位置KRLKRH开关拨面〞位置 ⑥翻开FDCES实验仪电源
1． 找桌面图标ISP Synario双击启动见图21
图21
2． File→New Project出现图22选择文件夹输入工程名创立新工程
图22
3．图23中双击Virtual Device选择编程芯片
图23
4．选择ISP Synario Device list面列表中选择ispLSI 209680 TQFP128
图24
5．Source→New创立ABEL源文件图25中选择第二项建立ABEL模块
图25
6．输入模块名文件名标题
图26
7．输入保存文件见图27
图27
8．图27选择单击Start钮源文件进行编译产生JED文件图29正编译
图28
图29
9．图210编译完成窗口号表示错误扭Log编译结果见图211
图210
图211
23 载软件简介
编译生成扩展名JED文件载实验板〔PLD板〕2096ALATTICE公司提供载软件面载步骤
1．首先PLD板口线接微机口然找桌面图标WDOWNLD启动该软件出现图212窗口
图212
2．选择File→New→Option→ISP Chain Interface→Please select the default→2096A见图213
图213
3．单击确定出现窗口图214
图214
4．选择Browse找载JED文件单击常工具栏载图标〔左数第8〕
文档香网(httpswwwxiangdangnet)户传
《香当网》用户分享的内容，不代表《香当网》观点或立场，请自行判断内容的真实性和可靠性！
该内容是文档的文本内容，更好的格式请下载文档
